テストコード生成について

シンタックスにエラーがあるBSDLファイルは、プロジェクト作成時にエラーメッセージが表示されます。

テスト対象となるクラスタの動作を情報として与える必要があります。
JTAG ProVisionではTSSIフォーマットのファイルをサポートしておりますので、回路シミュレーションツールで出力したファイルを使用することが可能です。
また、ロジック系の部品であれば、モデル・ライブラリを指定することにより自動生成となります。

VIP managerをお使いのお客様は、メモリの動作(リード/ライト動作、イニシャライズ動作等)をMCDファイルで手動にて作成する必要がありましたが、JTAG ProVisionでは、モデル・ライブラリを指定することにより自動生成となります。

JTAGテストでは様々なタイプのメモリがテスト可能となります。

• レジスタ
• 反転レジスタ
• FIFO
• RAM (DRAM、SDRAM、EDRAM)

また、バウンダリスキャン・テストでの動作はTCK周波数速度やスキャンチェーンを構成するバウンダリスキャン・レジスタ長に起因しますので、DRAMなどのメモリでは、デバイスのスペックを満たすために回路設計時の注意が必要となります。
また、JTAG ProVisionでは、モデル・ライブラリを指定することにより以下のメモリがテスト対象となりました。

• DDR1
• DDR2
• DDR3

JTAG ProVisionは、主要な商用EDAツールが作成するネットリストをインポート事ができます。
40種類以上のフォーマットのネットリストをサポートしています。
もし、お客様のネットリストがJTAG ProVisionにインポートできない場合は、弊社まで御連絡ください。

ネットリストには日本語(特殊記号)表記は使わないで下さい。　エラーが出てしまう可能性があります。

DIOS(Degital I/O Scan module)というバウンダリスキャンのI/Oデバイスが搭載されたアクセサリーをご用意しています。このアクセサリをケーブル等で接続することでコネクタ等のテストが可能となり、バウンダリスキャン・テストのカバレッジを上げることが出来ます。

必要ありません。
JTAG ProVisionでは、ボード・コネクション・エディタにより接続箇所を含めたテストコードを生成することが可能です。

JTAG ProVisionでは、ボード・コネクション・エディタにより親基板、子基板のコネクタ接続情報をマウス操作で指定することにより、接続箇所を含めたテストコードを生成することが可能です。

可能です。
JTAG ProVisionのAEX Sequencerにより、JTAGの各テスト、PLDのISP、FlashのISPなど一連のシーケンスでの実行が可能です。また、日本語工程システムにても、このようなシーケンス実行が可能です。

JTAG ProVisionでは、TAPコネクションエディタによりマウス操作で設定が可能です。

ネットリストとBSDLファイルのピン番号が一致していないというケースが多くあります。ネットリストのピン番号とBSDLファイルのピン番号を一致させてください。 通常、BSDLファイルのピン番号を修正した方が作業量が少なくなります。 BSDLファイルのピン定義は｢attribute PIN_MAP～」部分に記載されておりますので、この部分をご修正ください。

JTAG ProVisionはSerDes (SERializer/DESerializer) が内蔵されたデバイスの差動通信インターフェース間のテストに利用可能なIEEE1149.6 (通称dot 6)規格に完全対応しております。 JTAG ProVisionのテストパターン・ジェネレーターは、1149.6準拠のBSDLファイルの存在を自動的に検出し、テスト可能なすべての接続を検証するために必要なテストを開発します。ACおよびDC結合、シングルエンドおよび差動、およびそれらの任意の組み合わせ。さらに、ProVisionは、dot6障害の完全な診断を提供します。

JTAG ProVisionは、事実上すべての主要メーカーの多種多様なNORおよびNANDフラッシュ・デバイスをサポートしています。このソフトウェアには、数千のデバイスのモデルで構成されるライブラリが含まれており、新しいデバイスが市場に出るたびにライブラリを継続的に更新しています。また、Texas Instruments社、ST Micro社、Freescale Semiconductor社などのベンダーのマイクロコントローラに内蔵されているエンベデッドFlashのデバイスの書き込みもサポートしております。

JTAGテストツールと基板を接続するためのTAPコネクタについては、標準規格で定められておりません。使用されるメーカーのツールにより、コネクタの種類やピンアサインも異なっておりますが、お客様が、基板を設計される場合には、すべての設計で一貫したアプローチを使用し、ニーズを満たすのに十分な、ピン数を持ったコネクタを利用することをお勧め致します。特に「GND」には、十分なピン数を割り当ててください。用途に応じて、3つの異なるサイズのヘッダー（10ピン、14、および20）をお勧めしております。また、大量生産品ではコネクタを実装する代わりに、ピン治具による接続も可能です。詳細については、「設計上の注意点について」のページとJTAG技術レポートを御参照ください。